A IBM anunciou uma nova tecnologia de design de chips que pode permitir a inclusão de até 100 bilhões de transistores em um chip do tamanho de uma unha. Atualmente, o padrão da indústria para chips é em torno de dois nanômetros (nm), mas a empresa afirma que sua nova tecnologia, denominada NanoStack, pode chegar a cerca de 0,7 nm, tornando-se possivelmente a primeira tecnologia de chip do mundo abaixo de 1 nm.

Embora a IBM tenha alcançado esse marco, a produção em massa da nova tecnologia ainda levará alguns anos. Testes realizados com um protótipo mostraram que ele apresentou desempenho 50% superior ao chip de 2nm da própria IBM e foi 70% mais eficiente em termos energéticos.

Revolução na construção de chips

Jay Gambetta, diretor da IBM Research e Fellow da IBM, descreveu a tecnologia NanoStack como um “momento histórico” para o futuro dos chips. “Com a nova arquitetura NanoStack, não estamos apenas tornando os transistores menores, mas reinventando a forma como os chips são construídos para oferecer significativamente mais potência e eficiência energética”, afirmou Gambetta.

Os transistores são fundamentais para a construção de chips de silício, que fornecem poder computacional para dispositivos eletrônicos, como smartphones, consoles de jogos e laptops. O aumento na quantidade de transistores em um chip resulta em maior potência e, consequentemente, em maior capacidade de processamento.

Desafios e inovações no design de chips

Tradicionalmente, a indústria tem seguido a Lei de Moore, que sugere que a quantidade de transistores em um chip dobra a cada dois anos. Entretanto, com bilhões de transistores já em uso, especialistas afirmam que esse ritmo de crescimento não pode ser mantido indefinidamente. Para contornar essa limitação, designers têm explorado alternativas em 3D, como a proposta da IBM de empilhar camadas de transistores.

O professor Alan Woodward, da Universidade de Surrey, comparou a abordagem da IBM a construir um arranha-céu de 100 andares em vez de casas em uma cidade, sugerindo que os concorrentes da empresa estão mais próximos de edifícios de 30 a 50 andares. Apesar das inovações, desafios como o aquecimento dos transistores e a espessura dos materiais entre as camadas permanecem como obstáculos a serem superados.