A IBM apresentou um novo design de chip que, segundo a empresa, pode permitir que fabricantes integrem até 100 bilhões de transistores em um único chip do tamanho de uma unha. A tecnologia atual, considerada padrão na indústria, utiliza chips com dimensões em torno de dois nanômetros (nm), que correspondem a um bilionésimo de metro.

No entanto, a IBM alega que sua nova tecnologia de chip é equivalente a cerca de 0,7nm, podendo ser a primeira do mundo abaixo da marca de 1nm. Apesar dessa inovação, a empresa avisa que ainda levará alguns anos até que a tecnologia esteja pronta para produção em massa.

Em testes realizados, o protótipo apresentado pela IBM demonstrou um desempenho 50% superior ao de seu chip de 2nm, além de ser 70% mais eficiente em termos de energia. A empresa já havia anunciado melhorias similares quando revelou sua tecnologia de chip de 2nm em 2021.

Revolução na arquitetura de chips

Jay Gambetta, diretor de Pesquisa da IBM e Fellow da empresa, descreveu a nova arquitetura chamada NanoStack como um “momento histórico” para o futuro dos chips. “Com nossa nova arquitetura NanoStack, não estamos apenas tornando os transistores menores, estamos reinventando a forma como os chips são construídos para oferecer muito mais potência e eficiência energética”, afirmou.

Os transistores são considerados os blocos fundamentais dos chips de silício, que fornecem poder computacional para uma variedade de dispositivos eletrônicos, incluindo smartphones, consoles de jogos e laptops. À medida que mais transistores são incorporados em um chip, sua capacidade de processamento aumenta, permitindo que os dispositivos realizem mais tarefas.

Nos últimos anos, a indústria tem enfrentado desafios para manter o crescimento exponencial de transistores, fenômeno conhecido como Lei de Moore, que tradicionalmente previa que o número de transistores dobraria a cada dois anos. Para contornar esses obstáculos, os projetistas de chips têm explorado alternativas em 3D, uma abordagem que a IBM também adotou.

Desafios da tecnologia 3D

O professor Alan Woodward, cientista da computação da Universidade de Surrey, comparou a proposta da IBM a um arranha-céu de 100 andares, enquanto os concorrentes, como Samsung e Intel, estariam construindo edifícios de 30 a 50 andares. No entanto, a tecnologia 3D enfrenta desafios como o aquecimento, já que os transistores geram calor durante o funcionamento, e a necessidade de camadas finas que podem dificultar a operação correta do chip.